实验报告

新疆大学

信息科学与工程学院

**课程名称**： 数字电路实验 **班级**： 计算机科学与技术20-1

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **姓名** | **实验名称** | **日期** | **地点** | **成绩** |
| **刘宇诺** | **加法器的设计与实现** | **11.29** | **信息技术综合实验楼A502** |  |

1. 实验目的（5分）

|  |
| --- |
| 1、熟悉 VHDL 设计实体的基本结构和 VHDL 的语言要素，掌握 VHDL 的编程方法，掌握 EDA 技术的 VHDL 文本输入设计法；  2、了解数值比较器的工作原理；  3、通过原理图设计输入法，实现一位及四位比较器的设计；对比 VHDL 文本输入设计法，利用 if 语句实现的一位及四位数值比较器。 |

1. 设备仪器/软件环境（5分）

|  |
| --- |
| 计算机、quartus软件、草稿纸、铅笔 |

1. 实验原理（30分）

|  |
| --- |
| 1、基本原理  二进制比较器是提供关于两个二进制操作数间关系信息的逻辑电路。两个操作数的比较结果有三种情况：A 等于 B、A 大于 B 和 A 小于 B。考虑当操作数 A 和 B 都是一位二进制数时输入输出如图：    在一位比较器的基础上，可以继续得到两位比较器，然后通过“迭代设计”得到 4 位的数据比较器。4 位数值比较器的真值表如下所示。    4 位数值比较器的电路符号如图 3-5-1 所示，a[3..0] 和 b[3..0]为数据输入端，y1、y2、y3 为输出比较结果。    2、以 4 位数值比较器为参考例程：  采用文本编辑法，用 VHDL 语言描述 4 位数值比较器：  library ieee;  use ieee.std\_logic\_1164.all;  entity comparator\_4 is  port(a,b : in std\_logic\_vector(3 downto 0); -------数据输入端  y1,y2,y3: out std\_logic); -------比较结果  end;  architecture one of comparator\_4 is  begin  process(a,b)  begin  if a>b then ---a>b  y1<='1';  y2<='0';  y3<='0';  elsif a=b then ---a=b  y1<='0';  y2<='1';  y3<='0';  elsif a<b then ---a<b  y1<='0';  y2<='0';  y3<='1';  end if;  end process;  end;  4 位数值比较器的仿真结果如图所示，观察波形可知当 a、b 取不同值时，y1、y2、y3 会有相应的比较结果输出。 |

1. 实验内容与步骤（20分）

|  |
| --- |
| 一、通过原理图设计输入法，实现一位及四位数值比较器的设计；  1、先画出一位数值比较器的电路图；  IMG_8659  2、根据电路图，在quartus中连接出电路，并进行编译；    3、设置好针脚； |
| 4、进行仿真，得到电路波形图；     1. 由一位数值比较器制作4位数值比较器； 2. 把一位比较器保存好，复制到四位比较器的工程文件中，进行连接、编译；     7、设置好针脚后，进行电路仿真，得到电路波形图；     1. 通过 VHDL 文本输入设计法，利用 if 语句实现四位数值比较器的设计。      1. 引用库 2. 创建一个实体；a、b为输入，类型为数组；y1,y2,y3为输出类型为标准逻辑输出 3. 创建一个结构体 4. 用if语句进行三种结果的输出情况 y1表示a>b,y2表示a=b,y3表示a<b;   编写完程序后进行编译运行  编译成功后进行仿真 |

1. 实验结果与分析（30分）

|  |
| --- |
| 一位比较器电路波形图：    A、B标识输入的两个要比较的数；L1表示A>B;L2表示B=A;L3表示B>A  A B都为1 或 都为0 时L2输出为1高电平，L1和L3输出为低电平；  A为1 B为0时，A>B L1输出为高电平，L2输出为低电平(应为A != B)；  如图，各波形均符合逻辑要求，仿真数据正确，一位比较器验证成功。  四位比较器的电路波形图：    A B 表示输入的两个四位数，最下面三行表示输出结果，第一行表示A大于B；第二行表示A小于B；第三行表示A等于B；  四位数据比较器从高位进行比较，两个位数相同的数，如果从高位开始，一个数的高位比另一个数大，则这个数就是较大的数；如果比较到最后都一样，则这两个数相同。  第一段B输入的高位比A对应的高位大，所以A小于B，图应该是第一行 第三行为0，第二行为1，结果正好符合；  第三段A和B的输入数一样，A等于B，第一、二行应该都为0，第三行应该为1，如图正好符合逻辑。其他段的结果也符合逻辑， 所以仿真结果正确，四位数比较器设计成功。  用代码实验的四位比较器的仿真结果：    结果中三段，第一段a<b：y1和y2应该为0，y3应该1，如图正确；第二段a=b：y1和y3应该为0，y2应该为1，如图正确；第三段a>b：y2，y3应该为0，y1应该为1，如图结果正确；  综上，编程的仿真结果符合逻辑，仿真结果正确 ，编程验证成功。 |

1. 总结实验注意事项（10分）

|  |
| --- |
| 1)在实验进行前应该掌握数值比较器的工作原理；  2)在用软件进行设计的过程中,应该在每个阶段都保存一下,避免软件无响应或不小心关闭软件而导致自己做了一半的工程消失;  3)在用quartus 时,文件名字和保存路径不要由中文.  4）用VHDL文本制作四位比较器时，创建实体的名字要和最开始的文件名字一致.  思考题  1、什么叫组合逻辑电路？在电路结构上它主要有哪些特点？  组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关的逻辑电路；  电路结构特点：构成组合逻辑电路的各门电路之间没有反馈环路。 |